Sharif Digital Repository / Sharif University of Technology
    • [Zoom In]
    • [Zoom Out]
  • Page 
     of  0
  • [Previous Page]
  • [Next Page]
  • [Fullscreen view]
  • [Close]
 

Design of Reconfigurable Hardware Security Module Based on Network Protocol Detection
 

, M.Sc. Thesis Sharif University of Technology Zohouri, Hamid Reza (Author) ; Jahangir, Amir Hossein (Supervisor)
Abstract
Nowadays, in the presence of different types of computer attacks and different methods of eavesdropping on network communications, nobody can deny the importance of cryptography. Hardware Security Modules that are specifically designed for this purpose are widely used as a fast and reliable tool for encrypting data in computer networks. In this project, using the common and well-known FPGA platform and by leveraging the reconfigurability feature of this platform and also by adding a network protocol detection module to the traditional architecture of Hardware Security Modules, a novel module has been designed and implemented that can encrypt and decrypt data in a communication network, at... 

Cataloging brief

Design of Reconfigurable Hardware Security Module Based on Network Protocol Detection
 

, M.Sc. Thesis Sharif University of Technology Zohouri, Hamid Reza (Author) ; Jahangir, Amir Hossein (Supervisor)
Abstract
Nowadays, in the presence of different types of computer attacks and different methods of eavesdropping on network communications, nobody can deny the importance of cryptography. Hardware Security Modules that are specifically designed for this purpose are widely used as a fast and reliable tool for encrypting data in computer networks. In this project, using the common and well-known FPGA platform and by leveraging the reconfigurability feature of this platform and also by adding a network protocol detection module to the traditional architecture of Hardware Security Modules, a novel module has been designed and implemented that can encrypt and decrypt data in a communication network, at... 

Find in content

sort by

Bookmark

  • 1- مقدمه (11)
  • 2- پیمانه‌ی سخت‌افزاری امنیتی (13)
    • 2-1- تعریف پیمانه‌ی سخت‌افزاری امنیتی (13)
    • 2-2- معماری کلی پیمانه‌ها‌ی سخت‌افزاری امنیتی (15)
    • 2-3- استانداردهای پیمانه‌های سخت‌افزاری امنیتی (17)
      • 2-3-1- استاندارد FIPS 140 (17)
      • 2-3-2- استاندارد PKCS #11 (18)
    • 2-4- مقایسه‌ی چند نمونه از پیمانه‌های سخت‌افزاری امنیتی صنعتی (19)
    • 2-5- بسترهای پیاده‌سازی یک پیمانه‌ی سخت‌افزاری امنیتی (20)
    • 2-6- معماری یک نمونه پیمانه‌ی سخت‌افزاری امنیتی (21)
    • 2-7- نمای کلی معماری پیشنهادی (24)
    • 2-8- جمع‌بندی (25)
  • 3- بستر رمزنگاری (25)
    • 3-1- انتخاب الگوریتم رمزنگاری (26)
    • 3-2- تاریخچه‌ی الگوریتم AES (27)
    • 3-3- ساختار کلی الگوریتم AES [FIPS197] (27)
    • 3-4- کارهای پیشین در زمینه‌ی پیاده‌سازی الگوریتم AES (29)
    • 3-5- پیاده‌سازی الگوریتم AES (33)
    • 3-6- انتخاب حالت کاری (41)
    • 3-7- معماری نهایی بلوک رمزنگاری (50)
    • 3-8- مقدار اولیه‌ی شمارنده (52)
    • 3-9- روال پیاده‌سازی و صحه‌گذاری (54)
  • 4- ارتباط تحت شبکه (55)
    • 4-1- حوزه‌ی رمزنگاری (55)
    • 4-2- ساختار قاب در لایه‌ی پیوند داده‌ای [Simm08,UG368] (56)
      • 4-2-1- آدرس MAC (57)
      • 4-2-2- شاخص اندازه/نوع (57)
      • 4-2-3- سرآیند استاندارد 802.1Q (58)
      • 4-2-4- بار مفید (59)
      • 4-2-5- رشته‌ی بررسی قاب (60)
    • 4-3- اتصال به شبکه (60)
      • 4-3-1- درگاه مسی (RJ-45) (61)
      • 4-3-2- درگاه نوری (SFP) (63)
      • 4-3-3- ارتباط میان‌گیرها و مدار سطح کاربر [XAPP691] (64)
    • 4-4- ساختار قاب‌های رمزشده (67)
    • 4-5- بلوک کنترل و تشخیص پروتکل در رمزگذاری (71)
    • 4-6- بلوک کنترل و تشخیص پروتکل در رمزگشایی (75)
    • 4-7- سیاست رمزنگاری (78)
    • 4-8- روال پیاده‌سازی و صحه‌گذاری (80)
  • 5- پیاده‌سازی نهایی (82)
    • 5-1- معماری یکپارچه (82)
    • 5-2- منابع مصرفی و فرکانس کاری معماری نهایی (84)
    • 5-3- روال استفاده در یک شبکه‌ی واقعی (85)
  • 6- بازپیکربندی (87)
    • 6-1- مفهوم بازپیکربندی و انواع آن (87)
      • 6-1-1- بازپیکربندی کلی (87)
      • 6-1-2- بازپیکربندی جزیی (87)
    • 6-2- استفاده‌ی خاص از بازپیکربندی جزیی در این پروژه (89)
    • 6-3- روال کلی اعمال بازپیکربندی جزیی [Pitt12,UG744] (90)
    • 6-4- بارگذاری رشته بیت‌های جزیی (91)
    • 6-5- نتایج بازپیکربندی جزیی (92)
  • 7- آزمون و نتایج (94)
    • 7-1- گذردهی نامی (94)
    • 7-2- تاخیر نامی مدار سطح کاربر (97)
    • 7-3- روش آزمون (99)
      • 7-3-1- آزمون توسط دستگاه Spirent Test Center (99)
      • 7-3-2- آزمون تحت ترافیک واقعی شبکه (100)
    • 7-4- نتایج آزمون (100)
    • 7-5- مقایسه با نمونه‌های صنعتی (104)
  • 8- نتیجه‌گیری، دست‌آوردها و کارهای آتی (105)
  • 9- منابع (107)
  • پیوست (الف)- روال رمزگذاری در الگوریتم AES (111)
  • پیوست (ب)- حالت‌های کاری استاندارد الگوریتم AES (116)
  • پیوست (ج)- روال دقیق بازپیکربندی جزیی (121)
  • پیوست (د)- نتایج آزمون با دستگاه Spirent Test Center (126)
Loading...