Loading...

A Dependable Routing Architecture for Reconfigurable Devices

Yazdanshenas, Sadegh | 2014

868 Viewed
  1. Type of Document: M.Sc. Thesis
  2. Language: Farsi
  3. Document No: 45593 (19)
  4. University: Sharif University of Technology
  5. Department: Computer Engineering
  6. Advisor(s): Asadi, Hossein
  7. Abstract:
  8. Reconfigurable devices are a popular platform for fast prototyping of digital system due to having high performance of hardware implementation along with flexibility of software. However, reconfigurable devices suffer from area, performance and dependability gaps in comparison with their Application Specific Integrated Circuit (ASIC) counterparts, which greatly limits their application.
    The dependability gap originates from the sensitivty of configuration memory to soft errors. When a reconfigurable device configuration memory is affected by soft errors, their configuration will be invalid until reconfigured. Since the routing fabric is the origion of over 80% of soft errors in configuration memory,the focus of the proposed methods is on the routing fabric. In this thesis,three architectures are proposed for the routing fabric. In the first architecture,switch box behaviour to soft errors is throughly analyzed. Using this analysis,a redundant routing scheme using asymetric SRAM cells is proposed. This architecture allows achieving any desired level of dependability at the cost of a porportinate area overhead. In the second architecture, a circuitry capable of turning off SRAM cells is proposed to allow different parts of the device to be turned off. By turning off configuration cells, they are no longer susceptible to soft errors. Experimental results demonstrate that the number of configuration cells in connection blocks and switch boxes are reduced by 77% and 5% respectively.
  9. Keywords:
  10. Dependability ; Routing ; Soft Error ; Field Programmable Gate Array (FPGA) ; Static Random Access Memory (SRAM)Cell

 Digital Object List

 Bookmark

  • مقدمه
  • تراشه‌های قابل بازپیکربندی و اتکا‌پذیری
    • تراشه‌های قابل بازپیکربندی
      • بلوک‌های منطقی
      • منابع مسیریابی
      • مقایسه با تراشه‌های خاص‌منظوره و ریز‌پردازنده‌ها
    • اتکا‌پذیری
      • اشکالات دائمی
      • خطا‌های نرم
  • پژوهش‌های پیشین
    • مقاوم‌سازی سلول‌های حافظه
    • تغییر معماری تراشه‌های قابل بازپیکربندی
    • تغییر در مدار پیاده‌سازی شونده بر روی تراشه
    • تغییر در الگوریتم‌های جایگذاری و مسیر‌یابی‌
    • جمع‌بندی‌
  • معماری‌های پیشنهادی
    • معماری پیشنهادی اول
      • تحلیل خطای نرم در جعبه‌های سوئیچ
      • معماری شبکه‌ی مسیریابی‌‌
      • مدار تصحیح کننده اشکال‌
      • الگوریتم مسیر‌یابی‌ افزونه‌
    • معماری پیشنهادی دوم
      • سلول حافظه‌ی خاموش‌شونده
      • جدول جستجو
      • بلوک‌های اتصال
      • جعبه‌های سوئیچ
    • معماری پیشنهادی سوم
    • جمع‌بندی
  • پیاده‌سازی و نتایج
    • نتایج معماری پیشنهادی اول
    • نتایج معماری پیشنهادی دوم
    • نتایج معماری پیشنهادی سوم
  • جمع‌بندی و کارهای آینده
    • جمع‌بندی
    • پیشنهاد کارهای آینده
      • کارهای آینده در معماری پیشنهادی اول
      • کارهای آینده در معماری پیشنهادی دوم
      • کارهای آینده در معماری پیشنهادی سوم
  • واژه‌نامه انگلیسی به فارسی
  • واژه‌نامه فارسی به انگلیسی
...see more