• مقدمه (13)
• تراشه‌های قابل بازپیکربندی و اتکا‌پذیری (17)
  • تراشه‌های قابل بازپیکربندی (17)
    • بلوک‌های منطقی (18)
    • منابع مسیریابی (19)
    • مقایسه با تراشه‌های خاص‌منظوره و ریز‌پردازنده‌ها (20)
  • اتکا‌پذیری (22)
    • اشکالات دائمی (23)
    • خطا‌های نرم (24)
• پژوهش‌های پیشین (27)
  • مقاوم‌سازی سلول‌های حافظه (27)
  • تغییر معماری تراشه‌های قابل بازپیکربندی (31)
  • تغییر در مدار پیاده‌سازی شونده بر روی تراشه (34)
  • تغییر در الگوریتم‌های جایگذاری و مسیر‌یابی‌ (36)
  • جمع‌بندی‌ (39)
• معماری‌های پیشنهادی (41)
  • معماری پیشنهادی اول (41)
    • تحلیل خطای نرم در جعبه‌های سوئیچ (42)
    • معماری شبکه‌ی مسیریابی‌‌ (45)
    • مدار تصحیح کننده اشکال‌ (46)
    • الگوریتم مسیر‌یابی‌ افزونه‌ (49)
  • معماری پیشنهادی دوم (49)
    • سلول حافظه‌ی خاموش‌شونده (51)
    • جدول جستجو (52)
    • بلوک‌های اتصال (54)
    • جعبه‌های سوئیچ (55)
  • معماری پیشنهادی سوم (55)
  • جمع‌بندی (61)
• پیاده‌سازی و نتایج (63)
  • نتایج معماری پیشنهادی اول (63)
  • نتایج معماری پیشنهادی دوم (66)
  • نتایج معماری پیشنهادی سوم (70)
• جمع‌بندی و کارهای آینده (77)
  • جمع‌بندی (77)
  • پیشنهاد کارهای آینده (79)
    • کارهای آینده در معماری پیشنهادی اول (79)
    • کارهای آینده در معماری پیشنهادی دوم (79)
    • کارهای آینده در معماری پیشنهادی سوم (80)
• واژه‌نامه انگلیسی به فارسی (86)
• واژه‌نامه فارسی به انگلیسی (88)