Please enable javascript in your browser.
Page
of
0
طراحی و پیاده سازی هسته سودهی زمانی 2.5 Gbps
جهانی، سهراب Jahani, Sohrab
Cataloging brief
طراحی و پیاده سازی هسته سودهی زمانی 2.5 Gbps
پدیدآور اصلی :
جهانی، سهراب Jahani, Sohrab
ناشر :
صنعتی شریف
سال انتشار :
1393
موضوع ها :
آرایه منطقی برنامه پذیر Field Programmable Gate Array (FPGA) سودهی مداری انسداد ناپذیر...
شماره راهنما :
05-47134
Find in content
sort by
page number
page score
Bookmark
سپاسگزاری
(3)
چکیده
(4)
فصل 1: مقدمه
(11)
شکل (1-1) معماری عمومی یک سیستم سودهی
(14)
شکل (1-2) سودهی تقسیم زمانی
(16)
فصل 2: شبکههای SDH
(19)
2-1- مقدمهای بر پیدایش و پیشرفت شبکههای مخابراتی
(19)
جدول (2-1) استانداردهای PDH
(21)
جدول (2-2) جزییات سیگنالهای استانداردهای PDH
(22)
2-2- معرفی استاندارد SDH
(25)
جدول (2-3) سرعت سیگنالهای SDH و ظرفیت آنها
(26)
2-3- مزایای تکنولوژی SDH
(26)
2-3-1- عملیات ADD/DROP آسانتر
(26)
2-3-2- تطابق ظرفيت و دسترسي آسان
(26)
2-3-3- ضريب اطمينان بالاتر
(27)
2-3-4- سرويس اترنت بر روی SDH
(27)
2-4- فریم SDH و ساختار آن
(28)
2-5- ساختار نگاشت و ادغام در SDH
(30)
جدول (2-4) اصطلاحات مورد استفاده در SDH و مخفف آنها
(30)
جدول (2-5) اصطلاحات مورد استفاده در استاندارد SDH
(31)
جدول (2-6) ابعاد واحدهای Tributary مرتبه پایین در فریم چندگانه در ماتریس STM-1
(31)
جدول (2-7) ظرفیت حاملهای مجازی در SDH
(31)
2-6- سربارههای بخش تکرارکننده
(39)
2-7- سربارههای بخش ادغام کننده
(40)
جدول (2-8) ظرفیت محموله و سرباره در سرعتهای مختلف SDH
(42)
2-8- المانها و توپولوژیهای مختلف شبکه SDH
(43)
2-8-1- پایانه ادغامکننده
(43)
شکل (2-18) پایانه ادغامکننده
(44)
2-8-2- تكراركننده
(44)
شکل (2-19) تکرارکننده
(44)
2-8-3- ادغام کننده ADM
(45)
شکل (2-20) مالتي پلكسر ADM
(45)
2-8-4- اتصالدهنده ضربدری Crossconnect
(46)
شکل (2-21) اتصالدهنده ضربدری Crossconnect
(46)
فصل 3: مقدمهای بر سودهی دیجیتال
(49)
3-2- مفاهیم بنیادی سودهی
(52)
3-2-1- تک پخشی و چند پخشی
(53)
3-2-2- گذردهی، ظرفیت و تسریع
(54)
3-2-3- انسداد پذیری داخلی
(54)
3-2-4- رقابت در درگاه ورودی
(57)
3-3- سودهی مداری تقسیم زمانی
(58)
3-3-1- سوده زمانی
(59)
3-3-2- سوده مکانی
(62)
3-3-3- سوده زمان-مکان (T-S)
(64)
3-3-4- سوده مکان-زمان (S-T)
(65)
3-3-5- سوده زمان-مکان-زمان (T-S-T)
(66)
3-3-6- سوده مکان-زمان-مکان
(68)
3-3-7- مقایسه S-T-S و T-S-T
(69)
3-4- پیچیدگی و شاخص هزینه
(70)
3-4-1- تعداد پایهها و توان مصرفی
(70)
3-4-2- پیچیدگی کنترل
(71)
3-4-3- پهنای باند ورودی و خروجی کارت کراس
(75)
3-5- سودهی چند مرحلهای
(76)
3-5-1- سوده شبکه Clos
(76)
3-5-1-1- اکیدا انسداد ناپذیر (SSNB)
(77)
3-5-1-2- انسدادناپذیری حس گسترده (WSNB)
(80)
3-5-1-3- انسدادناپذیری با بازچینی (RNB)
(80)
3-5-1-4- انسدادناپذیری با شبه بازچینی (SRNB) یا انسدادناپذیری گسترده با استراتژی فشردهسازی
(81)
فصل 4: پیادهسازی هسته سودهی
(83)
4-1- کراس بالا مرتبه و پایین مرتبه
(83)
4-2- ماتريس اتصال
(86)
جدول (4-1) ماتریس اتصال نمونه برای سیستم دارای 16 VC-4
(87)
جدول (4-2) جداول ذخیرهشده در کراس برای ماتریس اتصال جدول (4-1)
(87)
جدول (4-3) نسخه بازچینششده جداول ذخیرهشده در کراس برای ماتریس اتصال جدول (4-1)
(89)
4-3- مدار کنترل
(90)
4-4- سیستم پایه
(91)
4-5- فرکانس هسته سودهی
(93)
4-6- پیادهسازی بدون استفادههای از بازچینش
(94)
4-6-1- افزایش تعداد پورتهای خواندن و نوشتن سوده زمانی
(94)
شکل (4-3) افزایش تعداد پورتهای خواندن با استفاده از حافظه پایه
(95)
شکل (4-4) معماری سوده سیستم متشکل از دو پورت STM-1
(95)
شکل (4-5) ساختار داخلی المان سودهی شکل (4-4)
(96)
4-6-2- افزایش عرض داده خواندن و نوشتن
(96)
4-6-3- حافظه مشترک تکرارشده
(98)
4-7- مقایسه نتایج پیادهسازی و تست
(100)
4-7-1- نتایج پیادهسازی
(100)
جدول (4-4) نتایج پیادهسازی
(100)
4-8- تست
(102)
شکل (4-9) بورد آزمایشی Avnet LX150T
(102)
فصل 5: نتیجه گیری و ارائه پیشنهادات
(105)
5-1- نتیجه گیری
(105)
5-2- پیشنهادات و کارهای آینده
(107)
منابع
(109)
Abstract
(113)