• 1 مقدمه (15)
  • 1.1 ساختار حافظه‌ی DRAM (16)
  • 1.2 ایده‌ی اصلی (19)
  • 1.3 ساختار پایان‌نامه (20)
• 2 پیش‌زمینه (21)
  • 2.1 حافظه‌ی پویای دو‌بعدی با دسترسی تصادفی (21)
    • 2.1.1 ساختار حافظه‌ی DRAM (21)
    • 2.1.2 دسترسی به حافظه‌ی DRAM (24)
    • 2.1.3 ‌عملیات حافظه‌ی DRAM (25)
    • 2.1.4 عملیات زیرآرایه (28)
    • 2.1.5 توان مصرفی (30)
  • 2.2 حافظه‌ی پویای سه بعدی پشته‌ای (30)
    • 2.2.1 اتصالات در حافظه‌های پویای سه‌بعدی پشته‌ای (31)
    • 2.2.2 روش‌های اتصال پشته‌ی حافظه و تراشه‌ی پردازنده (32)
    • 2.2.3 عملیات داخلی حافظه (34)
• 3 کارهای پیشین (37)
  • 3.1 مدیریت توان مصرفی در حافظه‌های DRAM (37)
    • 3.1.1 بررسی علت وقوع خطا در اثر کاهش ولتاژ (38)
    • 3.1.2 همبستگی مکانی خطاها (39)
    • 3.1.3 تراکم خطاها (41)
  • 3.2 مدیریت توان مصرفی در حافظه‌های SRAM (42)
    • 3.2.1 بررسی رفتار خطاهای ناشی از کاهش شدید ولتاژ (42)
  • 3.3 تغییرات ناخواسته‌ی فرآیند ساخت (45)
  • 3.4 بهبود کارآیی حافظه‌ی DRAM (46)
    • 3.4.1 بررسی تاثیر تغییرات فرآیند ساخت بر کارآیی سیستم (47)
    • 3.4.2 وابستگی دمایی (47)
  • 3.5 کاهش تاخیر دسترسی در حافظه‌ی DRAM (50)
• 4 روش پیشنهادی (53)
  • 4.1 سازوکار (53)
    • 4.1.1 مدل سلول حافظه (54)
  • 4.2 ارزیابی روش پیشنهادی (68)
    • 4.2.1 شبیه‌ساز HMCTherm (68)
    • 4.2.2 نتایج ارزیابی (72)
• 5 نتیجه‌گیری (77)
  • 5.1 خلاصه نتایج (77)
  • 5.2 کارهای آتی (78)
• کتاب‌نامه (80)
• واژه‌نامه‌ی فارسی به انگلیسی (84)
• واژه‌نامه‌ی انگلیسی به فارسی (87)