Loading...

Design and Implementation of a High-Radix FPGA-Based Packet Switch

Abbasian, Alireza | 2025

0 Viewed
  1. Type of Document: M.Sc. Thesis
  2. Language: Farsi
  3. Document No: 58429 (05)
  4. University: Sharif University of Technology
  5. Department: Electrical Engineering
  6. Advisor(s): Pakravan, Mohammad Reza; Hadi, Mohammad
  7. Abstract:
  8. The rapid growth of the Internet, edge computing, and artificial intelligence has intensified the demand for high-capacity and flexible networks, where packet switches play a fundamental role. With the increasing hardware resources and transceiver bandwidths of modern FPGAs, implementing such switches on reconfigurable platforms has become not only feasible but also highly attractive, offering advantages such as reconfigurability, integration with other network functions, and eliminating the need for separate ASIC-based solutions. In this thesis, we present a scalable switch fabric architecture on FPGA, which on the VU13P device enables the implementation of a switch with up to 128 ports at 25 Gbps, while on average occupying less than 20% of the chip resources and leaving critical components such as DSP blocks fully available for other applications. The proposed design is based on a CICQ structure with shared memory, where support for multicast and cut-through has been considered from the outset. Although all implementations have been carried out on the UltraScale+ series, the proposed ideas are applicable not only to other FPGAs but also to ASIC designs. Simulation results demonstrate that the proposed architecture achieves latency comparable to similar ASIC switches. Further, a practical prototype 10 × 10 Gbps switch was implemented and successfully validated using a tester. Overall, the results confirm that the proposed architecture is not only effective for current FPGAs but also scalable to future generations, providing a promising foundation for the development of high-capacity and reconfigurable packet switches
  9. Keywords:
  10. Field Programmable Gate Array (FPGA) ; Packet Switching ; Reconfigurability ; Packet-Switching Networks ; Switch Architecture ; Switch Design

 Digital Object List

 Bookmark

  • مقدمه
    • هسته سوئیچ
    • چرا *FPGA؟
    • چالش مقیاس‌پذیری
    • اهداف پژوهش
    • خلاقیت‌ها و نوآوری‌ها
    • ساختار پایان‌نامه
  • مفاهیم اولیه *packet switch
    • شرح مختصری بر کلیدواژه‌های حوزه سوئیچ بسته‌ای
    • معرفی برخی از معماری‌های سوئیچ بسته‌ای
      • *OQ
      • *IQ
      • *CQ
      • *VOQ
      • *CICQ
    • سوئیچ با پشتیبانی از *packet با طول متغیر
  • مفاهیم اولیه *FPGA و تلاش‌های صورت‌گرفته برای پیاده‌سازی *switch بر بستر آن
    • منابع *FPGA
    • مدل منابع مصرفی پیکربندی‌های مختلف حافظه در FPGA
    • مرور کارهای پیشین پیاده‌سازی سوئیچ روی FPGA
    • سوئیچ بر اساس حافظهٔ مشترک
      • لیست پیوندی
      • صف اختصاصی آدرس‌ها
      • چندپخشی در حافظه مشترک
  • معرفی معماری سوئیچ پیشنهادی
    • انتخاب ساختار کلی معماری
    • بررسی معماری GCQ
      • فرکانس کاری مدار و انتخاب عرض سلول مناسب
      • تحلیل منابع مصرفی
    • پیشنهاد معماری سوئیچ حافظه مشترک با تعداد صف زیاد و پشتیبانی از چندپخشی
      • صف‌های آدرس مشترک
      • پشتیبانی از ارسال مستقیم
      • پشتیبانی از چندپخشی
    • ایده‌هایی برای افزایش فرکانس
    • ایده‌هایی برای کاهش منابع
      • کاهش عمق XPQ و VOQ‌های مشترک
      • الگوریتم k-matching
      • افزایش سرعت داخلی مضاعف
  • شبیه‌سازی و پیاده‌سازی و ارزیابی سوئیچ پیشنهادی
    • منابع مصرفی
      • اثر طول متغیر
      • تأثیر افزایش عمق حافظه اصلی
      • پیاده‌سازی روی انواع FPGA
    • ارزیابی سوئیچ با شبیه‌سازی
      • مدل‌های ترافیکی
      • تأخیر به‌ازای طول ثابت و مقایسه با کارهای گذشته
      • تاخیر به‌ازای ترافیک انفجاری
      • آزمون توان گذردهی
      • اثر طول متغیر
    • پیاده‌سازی روی بورد
  • نتیجه‌گیری و پیشنهادهایی برای کارهای آتی
    • دستاوردهای پژوهش
    • پیشنهادهای پژوهشی
  • مراجع
  • واژه نامه انگلیسی به فارسی
  • واژه نامه فارسی به انگلیسی
  • جدول منابع سوئیچ‌های پیاده‌سازی شده
...see more